PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-284132

(43) Date of publication of application: 15.11.1989

(51)Int.Cl.

H03L 7/08

H04J 3/07

(21)Application number : **63-114205**

(71)Applicant: FUJITSU LTD

(22) Date of filing:

11.05.1988

(72)Inventor: KOSUGI TORU

FURUKAWA TAKAHIRO


NOZAWA AKIRA

(54) PHASE COMPARISON CIRCUIT

(57)Abstract:

PURPOSE: To prevent a control error from being given to a clock generating means by providing a synchronizing means to restrike a compared result output to be outputted from a comparing means by a read reference signal to be outputted from the clock generating means.

CONSTITUTION: The write clock ϕ1 of a first phase of timing for writing data in the memory of a first stage and the read clock ϕ1 of the first phase of the timing for reading the data from the memory of the first stage are phase- compared by a comparing means 81, and the compared result output is restruck by the timing of the read reference signal 5 for accessing a read clock generating means 30 to be outputted from the clock



generating means 70 by the synchronizing means 82. Thus, the phase relative position of a read clock against a write clock can be always maintained at a fixed position regardless of both the number of memory stages and the duty factor of the clock to be standard and besides, without giving the control error to the clock generating means 70.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

即符許出題公開

平1-284132 ®公開特許公報(A)

Dint. Cl. 4

涂别記号

庁內整理番号

每公開 平成1年(1989)11月15日

H 04 L H 03 L H 04 J 7/08 7/08 3/07

A-6914-5K Z-8731-5J 6914-5K審査請求 朱請求 請求項の数 ! (全1頁)

会発明の名称 位相比较回路

> 頭 昭63-114205 ②特

多出 顧 昭63(1988)5月11日

向発 阴 著 小 杉 栃木県小山市域東3下日28番1号 富士通デイジタル・テ

クノロジ株式会社内

砂発 明 吉 川 隆 弘 潪

栃木県小山市城東3丁目28番1号 富士通デイジタル・テ

クノロジ株式会社内

勿発 贸 者 濢

栃木県小山市城東3丁目28番1号 富士通デイジタル・テ 晃

クノロジ株式会社内

の出 題 人 富士通株式会社

100代 琨 人 弁理士 井術 貞一 神奈川県川崎市中原区上小田中1015番地

. 35 īΒ 왜

1. 強明の名跡

位相比較回路

2. 特許請求の範囲

彼故政のメモリ素子からなるメモリに書込まれ ている人力データを読出すために前記メモリ股に 対応して複数相の疑出しクロック(φι~φn) を発生する統山しクロック発生手段(3 0)から の第1年の読出しクロック(φ1)と、閲記入力 データと同一速度を有するクロックに懸づき、路 入力データを削配メモリの一段目へ書込むための 第1相の書込みクロック(41)との位相を比較 する比較手段 (81) と、

所定自走死張周波数を有するフェーズロックド ループからなるクロック発生手段(10)から出 力する前配統出しクロック発生手段(30)をア クセスするための所定透皮の鉄出し基準値号(ゆ) にて消記比較手段(81)から出力する比較 結果出力を打ち直す同期平段(82)とを備える ことを特徴とする位相比較回路。

3. 强明の詳細な説明

(田、丞)

データの自込みクロックと読出しクロックの位 却让較結果により、所定自走発版周波数を容して 所定速度のクロックを発生するフェーズロックド ループの出力を制御する位相比較回路に関し、

メモリ反数にも基準となるクロックのデュー ティファクタにも無関係でしかもクロック発生回 路に対して誤制御をかけることがない位相比較回 路を実現することを目的とし、

複数量のメモリ素子からなるメモリに書込まれ ている入力データを添出すために前記メモリQに 対応して複数組の説出しクロックを発生する説出 しクロック発生手段からの第1日の旅出しクロッ クと、入力データと同一速度を有するクロックに 益づき、入力データを削配メモリの一段日へ登込 むための第1相の雷込みクロックとの位相を比較 する比較事段と、所定自定発振問放数を存する

フェースロックドルーアからなるクロック発生手段から出力する読出しクロック発生手段をアクセスするための所定速度の設定し基準信号にて前記 比較手段から出力する比較結果出力を打ち直す同期手段とを始え結成する。

(選集上の利用分野)

本売明は、データの書込みクロックと鏡出しクロックの位和比較特果により、所定自定発塩周波数を有して所定退度のクロックを発生するフェーズロックドループの出力を制御する位相比較回路に関する。

例えば、ディジタル伝送方式で正しく信号を再生するための同期処理の1つとして、スクッフパルスの挿入・缺去により同期を取るスタッフ同期 方式が採用されている。

このような場合におけるパルススタッフの送受信仰では、パッファメモリ、説出しクロック、 遊 込みクロックと、位和比較同路、電圧制御発機回路 (以下VCOと称する) 等からなるフェーズ

トにした時の例であり、この時位相比較回路をで 比較するクロック位相として3相目の事込みクロックφ3(=φα/2)と、1相目の請出しクロックφ1とした場合である。

古込みクロック発生回路 2 は書込みデータ © と 関類して送られて来る書込み基準クロック ⊗ から n 相の書込みクロック ∮ 1 ~ ∮ n を発生する。

この各相の書込みクロックも1~りれはメモリ 1 のれ段(ピット)にそれぞれ対応したものとなる。又、統出しクロック発生図路3から発生する 各相の読出しクロック 0 1~ 0 丸も関操にメモリ 1 のれ段(ピット)にそれぞれ対応したものとな

メモリ1はシリアルで入力する容込みデータ①を書込みクロックφ1~φαにより各段(ビット)をパラレルに皮摘して書込み保持し、提出しクロックφ1~φαにて遺伝す場合にはシリアルに変換して読出す。

クロック発生回路 S は読出しクロック発生回路 3 及び位相比較回路 4 とで形成したディジタル P ロックドループ (以下PLLと称する) を用いて、 スタッフパルスを挿入・除去し、クロック周波数 の変換を行うことにより同期を取っている。

この時のパッファメモリはPIFCのメモリ票子を複数段使用し、シリアルデータを複数のパラレルデータに要換して書込み、パラレルデータをシリアルデータに変換しながら鋭出すことによりクロック周波数の変換を行っている。

かかる変換がパッファメモリの段数の変叉やクロックのデューティ比等に無関係に行われ、しかも変換時に発生するジッタを少なくすることが必要である。

(従来の技術)

第4國は從来例を説明するブロック図、第5図 は従来例における処理状況を説明する図、第6図 は他の従来例を説明するブロック図、第7図は他 の後来例における処理状況を説明する図をそれぞ れ示す。

第4図に示す従来例はメモリ1の段数を5ビッ

LL (以下 DP L しと称する) をなし、値相比較 回路 4 からの比較結果借号を置流成分にして、そ の大小直流成分にて自走発服用设数を変え、これ を設由し基準クロック®として発生している。

商、DPLLの基本的構成としては、ディジクル変換した入力信号をディジタル電圧制御発振器(以下VCOと称する)から出力する信号と位相比較し、その比較結果はディジタルフィルタを介してディジタルVCOの制御信号として印加され、一方ではアナログ変換して出力信号として取り出すように構成されている。

第5図(A)はお込みデータのをパラレルに変換して書込む状況を示す。即ち、5ビットのデータA~Bをメモリ1へ登込む場合、容込みクロック 41にてデータAを書込み、得込みクロック 5にてデータBを書込む。

この時のメモリーを読出す位和としては、電込みクロックφ1~φ5の中間の位相位置から読出しを開始した方がクロックの位相ぼらつきに対して一番安全である。

即ち、メモリ!に対する在込みデータのタイミングと該出すタミングとは非同期でしかも速度も 異なるため、メモリ1ヘデータを要込み開始した と同時に請出しを開始すると、旧データを禁出す 可能性があり、又メモリ1ヘデータの書込みが発 了してから禁出しを開始すると処理時間が長くなる等の問題が発生する。

従って、上述のもピットのデータA〜Bの場合は、書込みクロックタるにてデータCが登込み終了した時点からデータAの読出しを開始するように設定されている。

従って、位相比較回路 4 は書込みクロック 6 と被出しクロック 6 ! との位相比較を行い、位和 が一致した場合にはその比較結果出力は 0 0 レ ベルで出力せず、ずれ量に応じて 11 2 又は 1 L 1 信号を出力する。

クロック発生回路5はこの比較結果信号の、により、決出し基準クロックのの周期を制御する。 即ち、第5図(B)に示すように比較結果信号の、が、H の時はクロック発生回路5は周期を 上述の第4関に示す徒来例におて、例えばメモリーの股数を5ビットから10ビットに変更し、位相比較函数4での位相比較位置を5ビットの時と同じく書込みクロックの3と読出しクロックの1とで行うと、第5関(D)で示すように禁止し

クロックターの前級の余裕にはらつきが生じるこ

組くし、*し*の時は周期を長くするように別様

従って、第5図(C)に示すように、書込みク

ロックは3を中心に銃出しクロックは1の独和は

した誰出し基準クロックのを発生する。

貯閒的に崩役に動くことになる.

とになる。

即ち、前余裕が2ビットで後余裕が8ビットと ばらつき、このばらつきの朝によってはデーク談 出しが旧データを読出す可能性があるため、位祖 比較位置を6相目にすることにより前級の余裕を 均一にする必要がある。

一方、第6 図に示す他の従来例では報込みクロックを1 と読出しクロックを1 との位相を比較する2 つのフリップフロップ回路 (以下F、F回

路と称する)61、62を有じ、F. 3 四路61,62の出力を影他的論理和する排他的論理和固路 (以下B-OR四路と称する)63とを濾えて構 成されている。

又、この時のクロック発生回路?を構成するP ししは、第7回に示すような道相比較結果信号 ③"の"は"の時間と"し。の時間の時間差を積 分し、この差の和がある値に迷した時に使由し薪 地クロック母の周期を変えるように制御するもの である。

従って、第6図に示す従来例では、メモリ段数を変更しても比較する位相位置を変更する必要がなく、しかも基準となるクロックのデューティファクタにも無関係になる。

(発明が好次しようとする課題)

上述のように第4回に示す徒来例では、メモリ 競数を変更する度に比較する位相位置を変更する 必要があり、しかも普込みクロックに対する読出 しクロックの位置が中心位置に設定するためには、 比較する書込みクロックのデューティファクタが 50%である必要がある。

一方、第6 図に示す選来例ではメモリ 最級を変 更しても比較する位相位既を変更する必要はなく、 しかも基準となるクロックのデューティファクタ にも無関係になるが、位指比較結果信号®*の立 ち上がうエッジが読出し基準クロック®に対して 非同期であるため、クロック発生回路 ? に対して 誤問額をかける可能性があった。

本発明は、メモリ 段数にも基準となるクロック のデューティファクタにも無関係でしかもクロッ ク発生回路に対して誤制数をかけることがない位 相比製質路を実現することを目的とする。

(課題を解決するための手段)

第1回は本発明の原理を説明するプロック図を 来す。

第1 圏に示す本発明の原理プロック図中の 6 1 は 複数段のメモリに書込まれている人力データを読 出すためにメモリ段に対応して複数相の競出しク ロック 4 1 ~ 4 n を発生する設出しクロック教生 平設 3 0 からの第 1 相の読出しクロック 4 1 と、 入力データと同一速度を育するクロックに基づき、 入力データをメモリの一段目へ容込むための第 1 相の群込みクロック 4 1 との位相を比較する比較 手段であり、

82は原定自定発張同数数を有するフェーズロックドループからなるクロック発生手段で 0から出力する流出しクロック発生手段 30をアクセスするための所定速度の設出し様準借号®にて比較手段 81から出力する比較結界出力を打ち直す同期手段であり、

かかる手段を備えることにより本線題を解決するための平段とする。

(作 用)

1段目のメモリに対してデータを書込むための タイミングである1相目の書込みクロックを1と 1数目のメモリからデータを読出すためのタイミ ングである1相目の競出しクロックを1とを比較

0 年の実施例であり、第1図で説明した比較手段 8 1 として、第4回で説明した2つの下。下回路 6 1 、6 2 と E - O R 回路 6 3 からなる比較部 8

又、本実施例のメモリーは第4図で説明したのと同じ内容する有するメモリ股数が5ビットの場合であり、その時の登込みクロックォー~ 6 と 統当しクロックォー~ 6 の位相比較は、第1相目である登込みクロックォーと統出しクロックチーで行うものとする。

この2つのグロック 6 1 を比較する比較 3 8 5 a の出力は、第 3 図 (C) の上段の信号 (位相比較の で示す) となり、これを開期部 8 2 a で統 出し基準グロック (信号) ので打ち直し両期処理した信号が、第 3 図 (C) の下段に示す信号 (開期位和比較出力ので示す) である。

本実施房のクロック発生回路 7 0 ★は終7 図で

手段81にで使和比較し、その比較結果出力を同期手段82にでクロック発生手段10から出力する流出しクロック発生手段30をアクセスするための誘出し基準クロックのクイミングで打ち直すのごとより、メモリ股数にも基準となるクロックの発生手段10に対して裏側覆をかけることが可能となる。

(実施例)

以下本発明の要旨を第2回、第3回に示す実施 例により異体的に説明する。

第2図は本発明の実施例を説明するプロック図、 第3図は本発明の実施例における処理状況を説明 する図をそれぞれ示す。 尚、全図を通じて同一符 号は同一対象物を示す。

回路 第2回に示す本発明の位相比較手機 8 0aは以下 手段 に説明する機能ブロックを備える位相比較四路 8

説明したのと同一の内容を有するもので、関期部82aの出力の"ド*の時間と"し"の時間意を 競分し、この恋の知がある値に達した時に読出し 基準クロック(信号)のの周期を変える制御を行 うものである。

商、この時間期部828の出力のは読出し基準 クロック(信号)のと同期しているため、クロック発生回路70gに対して誤制御を掛けることが 防止される。

(発明の効果)

以上のような本発明によれば、メモリ段数にも 基準となるクロックのデューティファクタにも無 関係でしかも続出しクロックを作成するための話 域信号を発生するクロック発生国路に対しても誤 副御をかけることがない位相比較回路を実現する ことが出来る。

4. 図筒の簡単な説明

第1図は本発明の原理を説明するブロック図、

第2四は本発明の実施到を説明するブロック四、

第3図は本希明の実施例における処理状況を説明

する図、

8 (は比較手段、 8 1 a は比較部、 をそれぞれ示す。

第4図は健杂例を説明するブロック図、

第5國は從來例における処理状況を説明する國、

第6因は他の従来新を説明するブロック図、

第7酒は他の従来例における処理状況を説明する


n.


をそれぞれ示す。


図において、

- 〕はメモリ、
- 2 は苦込みクロック発生回路、
- 3 は読出しクロック発生回路、
- 4. 6 は位积比较回路、
- 5. 7. 70 a はグロック発生回路、
- 30は銃出しクロック発生手段、
- C1. 62. 82c. 82dはF. F回路、
- 70はクロック発生手段、
- 80は位相比較学頭、
- 80 a は位相比較部、


代理人 非理士 井前夏一 泛打造









在来例を説明するプロック図 第 4 図



-206-



他の健康例を説明するプロック型 条 6 図



他の校案例になける処理法定を説明する図 第一7 図